

日 本 国 特 許 庁
JAPAN PATENT OFFICE

JC979 U.S. PTO
10/086628
03/04/02

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日
Date of Application:

2001年 3月 6日

出 願 番 号
Application Number:

特願2001-062677

[ST.10/C]:

[JP2001-062677]


出 願 人
Applicant(s):

株式会社半導体エネルギー研究所

2002年 1月29日

特 許 庁 長 官
Commissioner,
Japan Patent Office

及 川 耕 造



出証番号 出証特2002-3002046

【書類名】 特許願

【整理番号】 P005573

【提出日】 平成13年 3月 6日

【あて先】 特許庁長官 及川 耕造 殿

【国際特許分類】 H01L 21/00

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 須沢 英臣

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 楠山 義弘

【発明者】

【住所又は居所】 神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

【氏名】 山崎 舜平

【特許出願人】

【識別番号】 000153878

【氏名又は名称】 株式会社半導体エネルギー研究所

【代表者】 山崎 舜平

【手数料の表示】

【予納台帳番号】 002543

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその作製方法

【特許請求の範囲】

【請求項 1】

絶縁表面上に形成されたゲート配線と、前記ゲート配線上に形成された絶縁膜と、前記絶縁膜上に形成された第 1 の非晶質半導体膜と、前記第 1 の非晶質半導体膜上に形成された一導電型の不純物元素を含有する第 2 の非晶質半導体膜と、前記第 2 の非晶質半導体膜上に形成されたソース領域及びドレイン領域と、

前記ソース領域または前記ドレイン領域上に形成されたソース配線または電極と、前記電極と一部重なるように形成された画素電極とを有し、

前記第 1 の非晶質半導体膜の端部はテーパ形状であることを特徴とする半導体装置。

【請求項 2】

絶縁表面上に形成されたゲート配線と、前記ゲート配線上に形成された絶縁膜と、前記絶縁膜上に形成された第 1 の非晶質半導体膜と、前記第 1 の非晶質半導体膜上に形成された一導電型の不純物元素を含有する第 2 の非晶質半導体膜と、前記第 2 の非晶質半導体膜上に形成されたソース領域及びドレイン領域と、前記ソース領域または前記ドレイン領域上に形成されたソース配線または電極と、前記電極と一部重なるように形成された画素電極とを有し、

前記第 1 の非晶質半導体膜の端部または前記第 2 の非晶質半導体膜の端部はテーパ形状であることを特徴とする半導体装置。

【請求項 3】

絶縁表面上に形成されたゲート配線と、前記ゲート配線上に形成された絶縁膜と、前記絶縁膜上に形成された非晶質半導体膜と、前記非晶質半導体膜上に形成されたソース領域及びドレイン領域と、前記ソース領域または前記ドレイン領域上に形成されたソース配線または電極と、前記電極と一部重なるように形成された画素電極を有し、

前記非晶質半導体膜の端部は、テーパ形状であることを特徴とする半導体装置。

【請求項 4】

請求項 1 または請求項 2 において、前記第 1 の非晶質半導体膜の端部または前記第 2 の非晶質半導体膜の端部は塩素系ガスでエッチングして形成することを特徴とする半導体装置。

【請求項 5】

請求項 1 または請求項 2 において、テーパ形状を有する前記第 1 の非晶質半導体膜の端部は、 5° ～ 45° の範囲の角度を有することを特徴とする半導体装置。

【請求項 6】

絶縁表面上にゲート配線と保持容量配線と端子部を形成する第 1 の工程と、
前記絶縁表面上と前記ゲート配線上と前記保持容量配線と前記端子部上に絶縁膜を形成する第 2 の工程と、

前記絶縁膜上に第 1 の非晶質半導体膜を形成する第 3 の工程と、

前記第 1 の非晶質半導体膜上に一導電型の不純物元素を含有する第 2 の非晶質半導体膜を形成する第 4 の工程と、

前記第 1 の非晶質半導体膜と前記第 2 の非晶質半導体膜をエッチングして、前記第 1 の非晶質半導体膜の端部をテーパ形状に形成する第 5 の工程と、

前記第 2 の非晶質半導体膜上に導電膜を形成する第 6 の工程と、

前記導電膜と前記第 2 の非晶質半導体膜をエッチングしてソース配線とソース領域とドレイン領域を形成する第 7 の工程とを有することを特徴とする半導体装置の作製方法。

【請求項 7】

絶縁表面上にゲート配線と保持容量配線と端子部を形成する第 1 の工程と、

前記絶縁表面上と前記ゲート配線上と前記保持容量配線と前記端子部上に絶縁膜を形成する第 2 の工程と、

前記絶縁膜上に非晶質半導体膜を形成する第 3 の工程と、

前記絶縁膜と前記非晶質半導体膜をエッチングして、前記非晶質半導体膜の端部をテーパ形状に形成する第 4 の工程と、

前記非晶質半導体膜に一導電型の不純物元素を付加する第 5 の工程と、

前記非晶質半導体膜上に導電膜を形成する第 6 の工程と、

前記導電膜をエッチングしてソース配線とソース領域とドレイン領域を形成する第 7 の工程とを有することを特徴とする半導体装置の作製方法。

【請求項 8】

請求項 6 において、前記第 1 の非晶質半導体膜と前記第 2 の非晶質半導体膜をエッチングして、前記第 1 の非晶質半導体膜の端部をテーパ形状に形成する工程は塩素系ガスでエッチングすることを特徴とする半導体装置の作製方法。

【請求項 9】

請求項 7 において、前記非晶質半導体膜をエッチングして、前記非晶質半導体膜の端部をテーパ形状に形成する工程は塩素系ガスでエッチングすることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は薄膜トランジスタ（以下、TFTと記す）で構成された半導体回路を有する半導体装置及びその作製方法に係わり、特に液晶表示パネルに代表される電気光学装置及び前記電気光学装置を部品として搭載した電子機器に関する技術である。

【0002】

なお、本明細書中において半導体装置とは半導体特性を利用することで機能する装置全般を指し、電気光学装置（以下、表示装置と記す）、半導体回路及び電子機器は全て半導体装置である。

【0003】

【従来の技術】

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数百～数千nm程度）を用いてTFTを作製する技術が開発されている。TFTは集積回路（Integrated Circuit；IC）や電気光学装置のような半導体装置に広く応用され、特に表示装置などのスイッチング素子として開発が急がれている。

【 0 0 0 4 】

半導体装置は、パッシブ型の液晶表示装置と比較して高精細な画像が得られることから、アクティブマトリックス型の液晶表示装置が多く用いられている。そして、アクティブマトリックス型液晶表示装置はゲート配線と、ソース配線と、前記ゲート配線と前記ソース配線の交差に設けた画素部のTFTと、前記画素部のTFTに接続する画素電極とを有している。

【 0 0 0 5 】

従来のTFTは300℃以下の低温で大面積の基板上に形成可能であることから、非晶質半導体膜として非晶質シリコン膜が用いられている。また、非晶質半導体膜で形成されたチャネル形成領域を有する逆スタガ型のTFTが広く用いられている。

【 0 0 0 6 】

【発明が解決しようとする課題】

従来、アクティブマトリックス型の電気装置はフォトリソグラフィ技術により、5枚以上のフォトマスクを使用してTFTを基板上に作製していた。そこで、生産性と歩留まりを向上させるために、工程数を削減することが有効な手段として考えられる。

【 0 0 0 7 】

工程数を削減するために、TFTの製造におけるフォトマスクの使用回数を減らすことが必要となる。このフォトマスクを1枚使用することによって、レジスト塗布、プレバーク、露光、現像、ポストバークなどの工程と、その前後の工程において、被膜の成膜及びエッチングなどの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなっていた。

【 0 0 0 8 】

本発明はこのような問題に答えるものであり、アクティブマトリックス型の液晶表示装置におけるTFTを作製するためのフォトマスクを削減して生産性の向上及び歩留まりの向上の実現を提案することを課題としている。

【 0 0 0 9 】

また、マスク数を削減することに伴う、画素TFTの端部における画素電極の

カバレッジ不良を解決し、非晶質半導体膜のエッチングの際に絶縁膜のエッチングを防ぐ構造及びその作製方法を提供することを課題としている。

【 0 0 1 0 】

【課題を解決するための手段】

本発明は、導電膜の形成工程から画素電極の形成工程を3枚のフォトマスクで行い、画素電極のカバレッジ不良を解決し、非晶質半導体膜のエッチングの際に絶縁膜のエッチングを防ぐことを特徴とする。

【 0 0 1 1 】

3枚のフォトマスクの特徴は、

第1のフォトマスクは導電膜を形成するためのフォトマスク、

第2のフォトマスクは第1の非晶質半導体膜と、一導電型（n型またはp型）の不純物元素を含有する第2の非晶質半導体膜を形成するためのフォトマスク、

第3のフォトマスクは画素電極、ソース領域、ドレイン領域、ソース電極、ドレイン電極を形成、及びチャネルエッチングするためのフォトマスクである。

【 0 0 1 2 】

本発明を用いたTFTを図9に示す。本発明はカバレッジ不良を改善するために第1の非晶質半導体膜1001の端部をテーパ形状にした。第1の非晶質半導体膜1001の端部をテーパ形状にするために、塩素系のエッチングガスを使用して、3枚のフォトマスクで逆スタガ型のTFTを作製し、第1の非晶質半導体膜1001の端部をテーパ形状に作製でき、画素電極1003のカバレッジ不良を解決する。また、非晶質半導体膜のエッチングの際に、第1の非晶質半導体膜1001の端部近傍の絶縁膜1004のエッチングを防ぐことが可能となる。

【 0 0 1 3 】

ここで、第1の非晶質半導体膜のテーパ形状の角度（テーパ角）は、基板表面と第1の非晶質半導体膜の端部の傾斜部とのなす角度として定義する（図12（B））。図12（A）に示すように、第1の非晶質半導体膜の端部のテーパ角はエッチング条件を適宜選択することによって、 5° ～ 45° の範囲とすることができる。

【0014】

また、本発明を実施するためのエッチングガスは、塩素系のガスをエッチングガスとした。例えば、 Cl_2 、 BCl_3 、 HCl 、 SiCl_4 から選ばれたガス、または、前記ガスから複数選択した混合ガスをエッチングガスとすることができる。

【0015】

塩素系ガスは、第1の非晶質半導体膜のエッチングレートと、一導電型（n型またはp型）の不純物元素を含有する第2の非晶質半導体膜のエッチングレートに差を持っており、一導電型（n型またはp型）の不純物元素を含有する第2の非晶質半導体膜のエッチングレートの方が、第1の非晶質半導体膜のエッチングレートより早いために、第1の非晶質半導体膜の端部をテーパ形状にできる。

【0016】

また、図9では一導電型（n型またはp型）の不純物元素を含有する第2の非晶質半導体膜1002の端部を基板に対して垂直に形成したが、一導電型（n型またはp型）の不純物元素を含有する第2の非晶質半導体膜1002の端部はテーパ形状でも良い。

【0017】

そして、 Cl_2 と、 BCl_3 の混合ガスを使用して画素電極のエッチングを実際に行い、その断面図が図11である。図11はSEM（Scanning Electron Microscope）写真であり、倍率は5万倍である。 Cl_2 と、 BCl_3 の混合ガスでエッチングすることで、第1の非晶質半導体膜をテーパ形状にすることができる。

【0018】

一方、第1の非晶質半導体膜及び第2の非晶質半導体膜の端部を基板に対して垂直にエッチングしたTFTを図10に示す。TFTの第1の非晶質半導体膜1005、及び一導電型（n型またはp型）の不純物元素を含有する第2の非晶質半導体膜1006の形成は CF_4 と O_2 の混合ガスによってエッチングされており、第1の非晶質半導体膜1005、及び一導電型（n型またはp型）の不純物元素を含有する第2の非晶質半導体膜1006を同時にエッチングした。この際、

第 1 の非晶質半導体膜 1 0 0 5 の端部の形状、及び一導電型（n 型または p 型）の不純物元素を含有する第 2 の非晶質半導体膜 1 0 0 6 の端部の形状は、図 1 0 のように基板に対して垂直に形成されていた。そして、これらの膜の上に画素電極を形成した。

【 0 0 1 9 】

上記の構造では、第 1 の非晶質半導体膜 1 0 0 5 の端部、及び一導電型（n 型または p 型）の不純物元素を含有する第 2 の非晶質半導体膜 1 0 0 6 の端部で、これら 2 層の膜厚により画素電極 1 0 0 7 が正常に成膜できないようなカバレッジ不良が発生した。

【 0 0 2 0 】

また、上記の形状を作製するエッチングでは、第 1 の非晶質半導体膜の端部近傍の絶縁膜 1 0 0 8 もエッチングされてしまい絶縁膜の膜厚が変化する問題が生じた。

【 0 0 2 1 】

【発明の実施の形態】

本発明を実施した半導体表示装置を以下に説明する。

【 0 0 2 2 】

まず、基板上に導電膜を全面に成膜し、第 1 のフォトリソグラフィー工程により所望の形状に導電膜を形成する。

【 0 0 2 3 】

次に、全面に絶縁膜を成膜する。絶縁膜上に第 1 の非晶質半導体膜と一導電型（n 型または p 型）の不純物元素を含有する第 2 の非晶質半導体膜を積層する。

【 0 0 2 4 】

次に、第 2 のフォトリソグラフィー工程により前記第 1 の非晶質半導体膜と前記一導電型（n 型または p 型）の不純物元素を含有する第 2 の非晶質半導体膜の積層膜の不要な部分をエッチングで除去する。この際、 Cl_2 と、 BCl_3 の混合ガスをエッチングガスとして、一導電型（n 型または p 型）の不純物元素を含有する第 2 の非晶質半導体膜の端部が基板に対して垂直に、第 1 の非晶質半導体膜の端部がテーパ形状になるようにエッチングした。尚、一導電型（n 型または

p 型) の不純物元素を含有する第 2 の非晶質半導体膜の端部はテーパ形状にしても良い。

【 0 0 2 5 】

次に、第 2 のレジストマスクを除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜を選択的に除去する。

【 0 0 2 6 】

次に、第 3 のフォトリソグラフィ工程により、全面に透明導電膜からなる導電膜を成膜した後に、前記導電膜と一導電型 (n 型または p 型) の不純物元素を含有する第 2 の非晶質半導体膜の一部を除去して、ゲート電極のソース領域とドレイン領域を形成し、同時にソース配線も形成する。

【 0 0 2 7 】

以上のように 3 回のフォトリソグラフィ工程により、第 1 の非晶質半導体膜の端部がテーパ形状になっている画素 T F T と、ソース配線と、保持容量と、端子部を有する半導体表示装置を作製することができる。

【 0 0 2 8 】

以上の構成からなる本発明について、以下に示す実施例でさらに詳細な説明を行うこととする。

【 0 0 2 9 】

【実施例】

【実施例 1】

本発明の実施例を図 1 ～図 4 に基づいて説明する。本実施例では液晶表示装置の作製方法を示し、基板上に画素部の T F T を逆スタガ型で作製し、前記 T F T に接続する保持容量を作製する方法について、工程に従って詳細に説明する。また、図 2 ～図 4 には、他の基板に設けた回路の配線と電氣的に接続するために前記基板の端部に設けられた端子部を T F T 作製工程に同時に示した。尚、図 2 ～図 4 の断面図は図 1 の A ～ A' の断面である。

【 0 0 3 0 】

最初に、透光性を有する基板 2 0 0 を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の # 7 0 5 9 ガラスや # 1 7 3 7 ガラ

スなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。

【 0 0 3 1 】

上記基板 2 0 0 上に導電層を基板全面に形成した後、第 1 のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極 2 0 2、2 0 3、保持容量配線 2 0 4、端子部 2 0 1 を形成する。(図 2 (A))

【 0 0 3 2 】

上記の電極の材料としては、チタン (T i)、タンタル (T a)、タングステン (W)、モリブデン (M o)、クロム (C r)、ネオジム (N d) から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン (T i)、タンタル (T a)、タングステン (W)、モリブデン (M o)、クロム (C r)、ネオジム (N d) から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、それを積層することもできる。

【 0 0 3 3 】

さらに、大画面に適用するには、ゲート電極を含むゲート配線 2 0 2、2 0 3 と容量配線 2 0 4、端子部の端子 2 0 1 は低抵抗導電性材料で形成することが望ましいので、アルミニウム (A l)、銅 (C u)、銀 (A g)、金 (A u)、白金 (P t) 等や、前記元素を成分とする合金を用いることができる。しかし、アルミニウム (A l)、銅 (C u)、銀 (A g) では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。

【 0 0 3 4 】

次に、絶縁膜 2 0 7 を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を 5 0 ~ 2 0 0 n m とし、好ましくは 1 5 0 n m の厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。(図 2 (B))

【 0 0 3 5 】

次に、絶縁膜 2 0 7 上に、5 0 ~ 2 0 0 n m 好ましくは 1 0 0 ~ 1 5 0 n m の膜厚で第 1 の非晶質半導体膜 2 0 6 を、プラズマ C V D 法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン (a - S i) 膜を 1 0 0 n m の膜厚で成膜する。また、この第 1 の非晶質半導体膜 2 0 6 には、微結晶半導体膜、非晶質シリコンゲルマニウム、非晶質シリコンカーバイトなどの非晶質構造を有する化合物半導体膜を使用することもできる。(図 2 (B))

【 0 0 3 6 】

次に、一導電型 (n 型または p 型) の不純物元素を含有する第 2 の非晶質半導体膜 2 0 5 を 5 0 ~ 2 0 0 n m の厚さで形成する。一導電型 (n 型または p 型) の不純物元素を含有する第 2 の非晶質半導体膜 2 0 5 は、プラズマ C V D 法やスパッタ法などの公知の方法で全面に成膜する。本実施例では、リン (P) が添加されたシリコンターゲットを用いて n 型の不純物元素を含有する第 2 の非晶質半導体膜 2 0 5 を成膜した。あるいは、シリコンターゲットを用い、リンを含む雰囲気中でスパッタリングを行い成膜しても良い。あるいは、n 型を付与する不純物元素を含む第 2 の非晶質半導体膜を水素化微結晶シリコン膜で形成しても良い。(図 2 (B))

【 0 0 3 7 】

次に、第 2 のフォトリソグラフィ工程を行い、レジストマスク 2 0 8 を形成し、エッチングによって第 1 の非晶質半導体膜 2 0 9 及び一導電型 (n 型または p 型) の不純物元素を含有する第 2 の非晶質半導体膜 2 1 0 を所望の形状に形成する。本実施例では、 $Cl_2 = 40 \text{ sccm}$ と $BCl_3 = 40 \text{ sccm}$ の混合ガスをエッチングガスとしたドライエッチングにより、第 1 の非晶質半導体膜 2 0 9 及び一導電型 (n 型または p 型) の不純物元素を含有する第 2 の非晶質半導体膜 2 1 0 を形成した。この際、膜の端部の形状は、一導電型 (n 型または p 型) の不純物元素を含有する第 2 の非晶質半導体膜 2 1 0 の端部が基板に対して垂直で、第 1 の非晶質半導体膜 2 0 9 の端部がテーパ形状になっており、この時のテーパ角は $5^\circ \sim 45^\circ$ の範囲となっている。(図 2 (C))

【 0 0 3 8 】

尚、一導電型 (n 型または p 型) の不純物元素を含有する第 2 の非晶質半導体

膜210の端部はテーパ形状にしても良い。そして、本実施例のエッチングガスは、 $\text{Cl}_2=40\text{ sccm}$ と、 $\text{BCl}_3=40\text{ sccm}$ の混合ガスをエッチングガスとしたが、図2(C)の形状を有したTFTが作製できるなら、例えば、 Cl_2 、 BCl_3 、 HCl 、 SiCl_4 から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混合ガスの組成には限らない。

【0039】

次に、レジストマスク208を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜207を選択的に除去して絶縁膜301を形成した後、レジストマスクを除去する。(図3(A)) また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとすることもできる。

【0040】

次に、全面に透明導電膜からなる導電膜302を成膜する。(図3(B)) この導電膜302の材料は、酸化インジウム(In_2O_3)や酸化インジウム酸化スズ合金($\text{In}_2\text{O}_3\text{-SnO}_2$ 、ITOと略記する)などスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。

【0041】

次に、第3のフォトリソグラフィ工程を行い、レジストマスク303を形成し、エッチングにより不要な部分を除去して、ソース配線406、ソース領域402、ドレイン領域404、画素電極405を形成する。(図4(A))

【0042】

次に、レジストマスク401を除去した。この状態の断面図を図4(B)に示した。

【0043】

以上のように3回のフォトリソグラフィ工程により、ソース配線406と、逆スタガ型の画素TFT407と、保持容量408と、端子部409で構成された透過型の半導体表示装置を作製することができる。

【0044】

尚、本実施例により得られる非晶質半導体膜で活性層を形成したTFTは、電界効果移動度が小さく $1\text{ cm}^2/\text{V sec}$ 程度しか得られていない。そのために、画像表示を行うための駆動回路はICチップで形成され、TAB (Tape Automated Bonding) 方式やCOG (Chip on glass) 方式で実装されている。

【0045】

[実施例2]

実施例1は画素部のTFTがチャネルエッチ型の半導体表示装置であったが、本実施例では、画素部のTFTがチャネルストップ型の半導体表示装置の実施例を図5～図7に基づいて説明する。

【0046】

最初に、透光性を有する基板500を用いて半導体表示装置を作製する。用いることのできる基板として、コーニング社の#7059ガラスや#1737ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。さらに他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。

【0047】

上記基板500上に導電層を基板全面に形成した後、第1のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して、ゲート電極502、503、保持容量配線504、端子部501を形成する。(図5(A))

【0048】

上記の電極の材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、ネオジム(Nd)から選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択して、そ

れを積層することもできる。

【0049】

さらに、大画面に適用するには、ゲート電極を含むゲート配線502、503と容量配線504、端子部の端子501は低抵抗導電性材料で形成することが望ましいので、アルミニウム（Al）、銅（Cu）、銀（Ag）、金（Au）、白金（Pt）等や、前記元素を成分とする合金を用いることができる。しかしアルミニウム（Al）、銅（Cu）、銀（Ag）では耐熱性や、腐蝕しやすい等問題があるので耐熱性導電性材料と組み合わせて形成することもできる。

【0050】

次に、絶縁膜506を全面に成膜する。絶縁膜は窒化シリコン膜を用い、膜厚を50～200nmとし、好ましくは150nmの厚さで形成する。尚、ゲート絶縁膜は窒化シリコン膜に限定されるものではなく酸化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。（図5（B））

【0051】

次に、絶縁膜506上に、50～200nm好ましくは100～150nmの膜厚で非晶質半導体膜505を、プラズマCVD法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（a-Si）膜を100nmの膜厚で成膜する。（図5（B））

【0052】

第2のフォトリソグラフィ工程によりレジストマスク507を形成し、エッチングにより不要な部分を除去して非晶質半導体膜508を形成する。本実施例では、 $\text{Cl}_2=40\text{ sccm}$ と $\text{BCl}_3=40\text{ sccm}$ の混合ガスをエッチングガスとしたドライエッチングにより、非晶質半導体膜508を形成した。この際、非晶質半導体膜508の端部の形状は、テーパ形状になっており、この時のテーパ角は $5^\circ \sim 45^\circ$ の範囲となっている。そして、本実施例のエッチングガスは、 $\text{Cl}_2=40\text{ sccm}$ と、 $\text{BCl}_3=40\text{ sccm}$ の混合ガスをエッチングガスとしたが、図5（C）の形状を有したTFETが作製できるなら、例えば、 Cl_2 、 BCl_3 、 HCl 、 SiCl_4 から選ばれたガス、または前記ガスから複数選択した混合ガスをエッチングガスとすることができ、エッチングガスは前記混

合ガスの組成には限らない。

【0053】

次に、レジストマスク507を除去した後、シャドーマスクを用いてレジストマスクを形成し、端子部のパット部分を覆っている絶縁膜506を選択的に除去して絶縁膜601を形成した後、レジストマスクを除去する。(図6(A)) また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッチングマスクとすることもできる。

【0054】

次に、nチャネル型TFTのLDD (Lightly Doped Drain) 領域を形成するためのドーピング工程を行う。ドーピングの方法はイオンドーピング方式もしくはイオン注入法で行う。n型の不純物としてリンを添加し、第2の絶縁層602、603をマスクとして形成される不純物領域604~606を形成する。この領域のドナー濃度は $1 \times 10^{16} \sim 1 \times 10^{17} / \text{cm}^3$ の濃度とする。(図6(B))

【0055】

次に、全面に透明導電膜からなる導電膜608を成膜する。(図6(C)) この導電膜608の材料は、酸化インジウム(In_2O_3)や酸化インジウム酸化スズ合金($\text{In}_2\text{O}_3\text{-SnO}_2$ 、ITOと略記する)などスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。

【0056】

次に、第3のフォトリソグラフィ工程を行い、レジストマスク701を形成し、エッチングにより不要な部分を除去して、ソース配線706、ソース領域702、ドレイン領域704、画素電極705を形成する。(図7(B))

【0057】

次に、レジストマスク701を除去した。この状態の断面図を図7(C)に示した。

【0058】

以上のように3回のフォトリソグラフィ工程により、ソース配線706と、

逆スタガ型の画素 T F T 7 0 7 と、保持容量 7 0 8 と、端子部 7 0 9 で構成させた透過型の半導体表示装置を作製することができる。

【 0 0 5 9 】

尚、本実施例も実施例 1 と同様に画像表示を行うために I C チップで形成された駆動回路を実装している。

【 0 0 6 0 】

[実施例 3]

本発明を実施して作製されたアクティブマトリクス基板および液晶表示装置は様々な電気光学装置に用いることができる。即ち、それら電気光学装置を表示部として組み込んだ電子機器全てに本発明を実施できる。

【 0 0 6 1 】

上記の様な電子機器としては、ビデオカメラ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図 8 に示す。

【 0 0 6 2 】

図 8（A）はパーソナルコンピュータであり、本体 8 0 1、画像入力部 8 0 2、表示部 8 0 3、キーボード 8 0 4 で構成される。本発明を画像入力部 8 0 2、表示部 8 0 3 やその他の駆動回路に適用することができる。

【 0 0 6 3 】

図 8（B）はビデオカメラであり、本体 8 0 5、表示部 8 0 6、音声入力部 8 0 7、操作スイッチ 8 0 8、バッテリー 8 0 9、受像部 8 1 0 で構成される。本発明を表示部 8 0 6、音声入力部 8 0 7 やその他の駆動回路に適用することができる。

【 0 0 6 4 】

図 8（C）はモバイルコンピュータであり、本体 8 1 1、カメラ部 8 1 2、受像部 8 1 3、操作スイッチ 8 1 4、表示部 8 1 5 で構成される。本発明は表示部 8 1 5 やその他の駆動回路に適用できる。

【 0 0 6 5 】

図 8（D）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用い

るプレーヤーであり、本体 8 1 6、表示部 8 1 7、スピーカ部 8 1 8、記録媒体 8 1 9、操作スイッチ 8 2 0 で構成される。なお、この装置は記録媒体として D V D (D i g i t a l V e r s a t i l e D i s c)、C D 等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部 8 2 0 やその他の駆動回路に適用することができる。

【 0 0 6 6 】

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態、実施例 1、実施例 2 及び実施例 3 のどのような組み合わせからなる構成を用いても実現することができる。

【 0 0 6 7 】

【発明の効果】

本発明は、3 枚のフォトマスクで T F T を作製し、第 1 の非晶質半導体膜の端部をテーパ形状にすることで、画素電極のカバレッジ不良を解決し、第 1 の非晶質半導体膜の端部近傍の絶縁膜のエッチングを防ぐことができ、生産性の向上及び歩留まりの向上を実現することができる。

【図面の簡単な説明】

【図 1】 画素の上面図を示す図

【図 2】 半導体表示装置の作製工程の図

【図 3】 半導体表示装置の作製工程の図

【図 4】 半導体表示装置の作製工程の図

【図 5】 半導体表示装置の作製工程の図

【図 6】 半導体表示装置の作製工程の図

【図 7】 半導体表示装置の作製工程の図

【図 8】 半導体表示装置を利用した装置の一例を説明する図

【図 9】 本発明を使用した薄膜トランジスタの断面図


【図 1 0】 薄膜トランジスタの断面図

【図 1 1】 本発明を使用した薄膜トランジスタの断面 S E M の図


【図 1 2】 テーパー角の定義図

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図6】




【図 7】




【図 8】




【図9】




【図10】



【図 11】




×50000




【図 1 2】

(A)



(B)



【書類名】 要約書

【要約】

【課題】 生産性の向上及び歩留まりの向上が可能なアクティブマトリックス方式の液晶表示装置を提供する。

【解決手段】 第1の非晶質半導体膜1001の端部をテーパ形状にすることで、3枚のフォトマスクでTFTを作製し、画素電極1003のカバレッジの問題を解決し、第1の非晶質半導体膜1001の端部近傍の絶縁膜1004のエッチングを防ぐことが可能となる。

【選択図】 図9

出 願 人 履 歴 情 報

識別番号 [000153878]

1. 変更年月日 1990年 8月17日
[変更理由] 新規登録
住 所 神奈川県厚木市長谷398番地
氏 名 株式会社半導体エネルギー研究所